AMD Piledriver vs. Steamroller vs. Excavator Leistungsvergleich der Architekturen

Artikel-Index:

Die Bulldozer-Architektur

(Auszug/Zusammenfassung aus dem Arti짯kel vom 12.10.2011)

Vor짯aus짯schi짯cken m철ch짯ten wir aber ein paar tech짯ni짯sche Hin짯ter짯gr체n짯de dazu, wor짯체ber wir hier eigent짯lich spre짯chen: die Bull짯do짯zer-Archi짯tek짯tur. Bereits 2005 gab es Aus짯sa짯gen von AMDs dama짯li짯gem CTO Fred Weber, wel짯cher 체ber die Rich짯tun짯gen f체r zuk체nf짯ti짯ge Ent짯wick짯lun짯gen sprach. Die짯se Punk짯te wur짯den dabei von ihm hervorgehoben:

  • Bevor짯zu짯gung von Thread Level Par짯al짯le짯lism (TLP) statt Ins짯truc짯tion Level Par짯al짯le짯lism (ILP), also h철he짯re Per짯for짯mance durch mehr Threads anstel짯le von h철he짯rer Single-Thread-Leistung
  • Kom짯bi짯na짯ti짯on von Befeh짯len (wie bei Intels MicroOp-Fusi짯on, von Weber 얢ns짯truc짯tion Com짯bi짯ning genannt)
  • H철he짯re Takt짯fre짯quen짯zen f체r h철he짯re Single-Thread-Leistung
  • Nied짯ri짯ge짯re Speicherzugriffslatenzen
  • Nied짯ri짯ge짯re Sprung짯vor짯her짯sa짯ge짯la짯tenz und deut짯lich bes짯se짯re Sprungvorhersage
  • Geteil짯te Nut짯zung von Ein짯hei짯ten wie die FPU durch zwei Ker짯ne zu deren bes짯se짯ren Aus짯las짯tung und damit erh철h짯ter Energieeffizienz
  • Hel짯per-Threads, wel짯che bald ben철짯tig짯te Daten vor짯ab in die Caches laden

Von die짯sen Punk짯ten wur짯de bis auf die Hel짯per-Threads alles so im Bull짯do짯zer verwirklicht.

Schlie횩짯lich gab es eben짯falls 2005 einen Hin짯weis von AMDs CTO Charles R. Moo짯re, einem wei짯te짯ren wich짯ti짯gen Mann hin짯ter der Bull짯do짯zer-Archi짯tek짯tur. Die짯ser lie짯fer짯te schon damals in einer Folie Argu짯men짯te f체r ein ent짯spre짯chen짯des Archi짯tek짯tur짯kon짯zept dem 쏞lus짯ter-based Mul짯ti짯th짯re짯a짯ding oder kurz CMT. Dem짯nach soll짯te f체r die Aus짯f체h짯rung von zwei Threads pas짯send zu Fred Webers Aus짯sa짯gen ein Teil der Ein짯hei짯ten eines Pro짯zes짯sor짯kerns ver짯dop짯pelt und der Rest gemein짯sam von den Threads genutzt werden:

Nach die짯sen ers짯ten eher vagen Andeu짯tun짯gen tauch짯ten erst짯mals 2008 in Paten짯ten Archi짯tek짯tur짯bil짯der auf, wel짯che den grund짯s채tz짯li짯chen Auf짯bau eines Bull짯do짯zer-Moduls darstellten:

Inter짯es짯sant hier짯bei ist die Bezeich짯nung des Moduls als 쏞ore, w채h짯rend die jet짯zi짯gen 쏧nte짯ger Cores den in den Paten짯ten beschrie짯be짯nen 쏧nte짯ger Clus짯tern ent짯spre짯chen. Wie man das aber genau nennt, ist eine Fra짯ge der Defi짯ni짯ti짯on. Aber da hat selbst Fred Weber schon 2005 von zwei Ker짯nen gespro짯chen, die sich eine FPU tei짯len. Somit ist die짯se Dar짯stel짯lung nicht erst eine Erfin짯dung des Mar짯ke짯tings aus den letz짯ten Jahren.

In der fol짯gen짯den Folie ist zu sehen, wie es dar짯ge짯stellt wur짯de, als Bull짯do짯zer 2011 auf den Markt kam: