AMD pr채sentiert Excavator und Carrizo auf der ISSCC 2015

Artikel-Index:

Auf der der짯zeit statt짯fin짯den짯den ISSCC wur짯den in AMDs gest짯ri짯gem Vor짯trag die Car짯ri짯zo-APU und Ein짯zel짯hei짯ten des dabei ver짯wen짯de짯ten Kerns Excava짯tor (XV), der letz짯ten Archi짯tek짯tur aus der Bull짯do짯zer-Rei짯he, pr채sentiert.

Bereits seit der Bekannt짯ga짯be des Vor짯trags짯plans waren die Eck짯da짯ten bekannt:
Car짯ri짯zo wird 250 mm짼 gro횩, ein Excava짯tor짯mo짯dul wird 23 % klei짯ner und der Strom짯ver짯brauch sinkt um 40 %. Auf der ISSCC wur짯den nun die tech짯ni짯schen Details pr채짯sen짯tiert, wie die짯se Eck짯wer짯te erreicht wer짯den. Zwar waren wir nicht vor Ort, aber AMD lie횩 uns die Pr채짯sen짯ta짯tio짯nen und das Paper zukom짯men. Dort gibt es eini짯ge Infor짯ma짯ti짯ons짯h채pp짯chen f체r den tech짯nisch ver짯sier짯ten Leser zu fin짯den. Eines davon das ver짯mut짯lich Wich짯tigs짯te viel짯leicht gleich vor짯ab: Der Level-1-Daten짯cache eines jeden Inte짯ger-Clus짯ters wur짯de von 16 kB und vier짯fa짯cher Asso짯zia짯ti짯vi짯t채t auf 32 kB und acht짯fa짯che Asso짯zia짯ti짯vi짯t채t ver짯gr철짯횩ert. Damit d체rf짯te die Tref짯fer짯ra짯te nach einer Dau짯men짯re짯gel unge짯f채hr auf das Vier짯fa짯che anstei짯gen. Oft wur짯de AMD f체r die klei짯nen Bull짯do짯zer-Caches geschol짯ten, nicht nur auf짯grund nied짯ri짯ger Tref짯fer짯ra짯ten, son짯dern auch wegen Zugriffs짯ein짯schr채n짯kun짯gen auf짯grund von Spei짯cher짯bank짯kon짯flik짯ten nun also ist die짯ses 횆rger짯nis beho짯ben. Ins짯ge짯samt gelobt AMD mit짯tels der gr철짯횩e짯ren L1-Caches und ande짯rer Ver짯bes짯se짯run짯gen eine IPC-Stei짯ge짯rung von 5% zu errei짯chen. Bei einer Kern짯ar짯chi짯tek짯tur, die rein auf das Mobil짯seg짯ment abzie짯len wird  au횩er der Car짯ri짯zo-APU sind kei짯ne CPUs oder APUs mit Excava짯tor-Ker짯nen ange짯k체n짯digt  war das sicher짯lich nicht zu erwarten.