AMD präsentiert Excavator und Carrizo auf der ISSCC 2015

Artikel-Index:

Auf der der­zeit statt­fin­den­den ISSCC wur­den in AMDs gest­ri­gem Vor­trag die Car­ri­zo-APU und Ein­zel­hei­ten des dabei ver­wen­de­ten Kerns Exca­va­tor (XV), der letz­ten Archi­tek­tur aus der Bull­do­zer-Rei­he, prä­sen­tiert.

Bereits seit der Bekannt­ga­be des Vor­trags­plans waren die Eck­da­ten bekannt:
Car­ri­zo wird 250 mm² groß, ein Exca­va­tor­mo­dul wird 23 % klei­ner und der Strom­ver­brauch sinkt um 40 %. Auf der ISSCC wur­den nun die tech­ni­schen Details prä­sen­tiert, wie die­se Eck­wer­te erreicht wer­den. Zwar waren wir nicht vor Ort, aber AMD ließ uns die Prä­sen­ta­tio­nen und das Paper zukom­men. Dort gibt es eini­ge Infor­ma­ti­ons­häpp­chen für den tech­nisch ver­sier­ten Leser zu fin­den. Eines davon – das ver­mut­lich Wich­tigs­te viel­leicht – gleich vor­ab: Der Level-1-Daten­cache eines jeden Inte­ger-Clus­ters wur­de von 16 kB und vier­fa­cher Asso­zia­ti­vi­tät auf 32 kB und acht­fa­che Asso­zia­ti­vi­tät ver­grö­ßert. Damit dürf­te die Tref­fer­ra­te nach einer Dau­men­re­gel unge­fähr auf das Vier­fa­che anstei­gen. Oft wur­de AMD für die klei­nen Bull­do­zer-Caches geschol­ten, nicht nur auf­grund nied­ri­ger Tref­fer­ra­ten, son­dern auch wegen Zugriffs­ein­schrän­kun­gen auf­grund von Spei­cher­bank­kon­flik­ten — nun also ist die­ses Ärger­nis beho­ben. Ins­ge­samt gelobt AMD mit­tels der grö­ße­ren L1-Caches und ande­rer Ver­bes­se­run­gen eine IPC-Stei­ge­rung von 5% zu errei­chen. Bei einer Kern­ar­chi­tek­tur, die rein auf das Mobil­seg­ment abzie­len wird — außer der Car­ri­zo-APU sind kei­ne CPUs oder APUs mit Exca­va­tor-Ker­nen ange­kün­digt — war das sicher­lich nicht zu erwar­ten.

» Wei­te­re Eck­da­ten und Die-Shot