AMD präsentiert Excavator und Carrizo auf der ISSCC 2015

Artikel-Index:

Auf der derzeit stattfindenden ISSCC wurden in AMDs gestrigem Vortrag die Carrizo-APU und Einzelheiten des dabei verwendeten Kerns Excavator (XV), der letzten Architektur aus der Bulldozer-Reihe, präsentiert.

Bereits seit der Bekanntgabe des Vortragsplans waren die Eckdaten bekannt:
Carrizo wird 250 mm² groß, ein Excavatormodul wird 23 % kleiner und der Stromverbrauch sinkt um 40 %. Auf der ISSCC wurden nun die technischen Details präsentiert, wie diese Eckwerte erreicht werden. Zwar waren wir nicht vor Ort, aber AMD ließ uns die Präsentationen und das Paper zukommen. Dort gibt es einige Informationshäppchen für den technisch versierten Leser zu finden. Eines davon – das vermutlich Wichtigste vielleicht – gleich vorab: Der Level-1-Datencache eines jeden Integer-Clusters wurde von 16 kB und vierfacher Assoziativität auf 32 kB und achtfache Assoziativität vergrößert. Damit dürfte die Trefferrate nach einer Daumenregel ungefähr auf das Vierfache ansteigen. Oft wurde AMD für die kleinen Bulldozer-Caches gescholten, nicht nur aufgrund niedriger Trefferraten, sondern auch wegen Zugriffseinschränkungen aufgrund von Speicherbankkonflikten - nun also ist dieses Ärgernis behoben. Insgesamt gelobt AMD mittels der größeren L1-Caches und anderer Verbesserungen eine IPC-Steigerung von 5% zu erreichen. Bei einer Kernarchitektur, die rein auf das Mobilsegment abzielen wird — außer der Carrizo-APU sind keine CPUs oder APUs mit Excavator-Kernen angekündigt — war das sicherlich nicht zu erwarten.

» Weitere Eckdaten und Die-Shot