AMD Phenom II X4 Deneb — 45 nm für den Desktop

Artikel-Index:

Der Deneb im Detail — Rückblende K10

Das AMD K10 Desaster

Im Jahr 2007 führ­te AMD (wie üblich mit ein paar Mona­ten Ver­spä­tung) den neu­en K10 Pro­zes­sor ein, zuerst wie­der in Form der Quad-Core Opte­ron Pro­zes­so­ren für den Ser­ver­markt, im Novem­ber als Phe­nom für den High-End User. Hier war es sicher­lich nicht von Vor­teil, dass der K10 in jenem 65 nm Her­stel­lungs­ver­fah­ren pro­du­ziert wur­de, das sich schon beim Dual-Core K8 nicht bewährt hat­te. So kam was kom­men muss­te: der K10 erreich­te bei wei­tem nicht die Takt­fre­quen­zen, die not­wen­dig gewe­sen wären, um gegen­über der wie­der erstark­ten Kon­kur­renz aus dem Hau­se Intel (Core 2 Fami­lie) zu bestehen. Bei 2,3 GHz war anfangs Schluss. Außer­dem geneh­mig­te sich der K10 auch noch einen Extraschluck aus der Steck­do­se. Nied­ri­ge Takt­fre­quenz und trotz­dem ein hoher Strom­ver­brauch. So stand das bei der Ent­wick­lung sicher nicht im Las­ten­heft. Zu allem Über­fluss schlich sich auch noch ein wenig pres­ti­ge­träch­ti­ger Bug in das K10-Design, über den wir auf Pla­net 3DNow! in den letz­ten 14 Mona­ten mehr als genug berich­tet haben, wes­halb wir auf einen aus­führ­li­chen Exkurs an die­ser Stel­le ver­zich­ten. Die Fol­ge war ein mehr­mo­na­ti­ger Lie­fer­stopp bei den Quad-Core Opte­rons und ein halb­ga­rer, leis­tungs­min­dern­der BIOS-Patch, der den Ruf des AMD Phe­nom rui­nier­te noch ehe er rich­tig auf dem Markt war.

Dabei sah das Kon­zept auf dem Papier ganz gut aus. Auch der K10 ist kein brand­neu­es CPU-Design. Die Ker­ne selbst glei­chen jenen des K8 bei­na­he wie ein Ei dem ande­ren, abge­se­hen davon dass statt ledig­lich zwei­en nun vier Ker­ne auf einem Die sit­zen. Neu dage­gen war die Abkopp­lung des Memo­ry-Con­trol­lers her­aus aus den eigent­li­chen CPU-Ker­nen in eine On-Die North­bridge — bei Intels Core i7 Uncore-Bereich genannt — die mit einem eige­nen Takt­si­gnal ver­sorgt wur­de. So muss bei Onboard-Gra­fik­lö­sun­gen mit UMA-Spei­cher nicht jedes Mal die CPU auf­ge­weckt wer­den, wenn die GPU Daten aus dem VRAM benö­tigt. Zusätz­lich wur­de in die On-Die North­bridge ein 2 MB gro­ßer Level 3 Cache gepflanzt, der neben den direkt inte­grier­ten je 512 KB gro­ßen und mit vol­lem CPU-Takt lau­fen­den dedi­ca­ted L2-Caches als zusätz­li­cher shared Last-Level Puf­fer dient und oben­drein die Inter-Core-Kom­mu­ni­ka­ti­on unter­stüt­zen soll. Abge­run­det wur­de der Umbau im “Uncore” Bereich durch einen neu­en Hyper­Trans­port-Link, der nun die Spe­zi­fi­ka­ti­on 3.0 unter­stütz­te und eine höhe­re Band­brei­te zur Infra­struk­tur bereit­stel­len konn­te. Optio­nal konn­te der User einen neu­en Ungan­ged Betriebs­mo­dus des Memo­ry-Con­trol­lers ver­wen­den, bei dem statt eines kom­bi­nier­ten 128-Bit Con­trol­lers zwei von­ein­an­der unab­hän­gi­ge 64-Bit Con­trol­ler ihren Dienst ver­rich­te­ten mit dem Zweck eine bes­se­re Leis­tung in Umge­bun­gen mit meh­re­ren von­ein­an­der unab­hän­gig lau­fen­den Pro­zes­sen zu erreichen.

Abge­se­hen davon beschränk­ten sich die Wei­ter­ent­wick­lun­gen an den Ker­nen selbst auf ein paar Details gegen­über dem K8. Grö­ße­re TLBs zum Bei­spiel, eine 128-Bit SSE Ein­heit, ein paar zusätz­li­che SIMD-Befeh­le, die AMD zum Schre­cken aller Pro­gram­mie­rer SSE4a nann­te, obwohl sie kei­ne Teil­men­ge von Intels SSE4.x Befehls­satz sind und brei­ter ange­bun­de­ne Level 2 Caches.